Studying at the University of Verona

Here you can find information on the organisational aspects of the Programme, lecture timetables, learning activities and useful contact details for your time at the University, from enrolment to graduation.

Academic calendar

The academic calendar shows the deadlines and scheduled events that are relevant to students, teaching and technical-administrative staff of the University. Public holidays and University closures are also indicated. The academic year normally begins on 1 October each year and ends on 30 September of the following year.

Academic calendar

Course calendar

The Academic Calendar sets out the degree programme lecture and exam timetables, as well as the relevant university closure dates..

For the year 2001/2002 No calendar yet available

Exam calendar

Exam dates and rounds are managed by the relevant Science and Engineering Teaching and Student Services Unit.
To view all the exam sessions available, please use the Exam dashboard on ESSE3.
If you forgot your login details or have problems logging in, please contact the relevant IT HelpDesk, or check the login details recovery web page.

Exam calendar

Should you have any doubts or questions, please check the Enrolment FAQs

Academic staff

B C D F G M O P Q R S

Bellin Gianluigi

gianluigi.bellin@univr.it +39 045 802 7969

Belussi Alberto

alberto.belussi@univr.it +39 045 802 7980

Bonacina Maria Paola

mariapaola.bonacina@univr.it +39 045 802 7046

Burattini Emilio

emilio.burattini@univr.it

Combi Carlo

carlo.combi@univr.it 045 802 7985

Cristani Matteo

matteo.cristani@univr.it 045 802 7983

De Marchi Stefano

stefano.demarchi@univr.it 045 8027978

Drago Nicola

nicola.drago@univr.it 045 802 7081

Fontana Federico

federico.fontana@univr.it +39 045 802 7032

Fummi Franco

franco.fummi@univr.it 045 802 7994

Giacobazzi Roberto

roberto.giacobazzi@univr.it +39 045 802 7995

Gregorio Enrico

Enrico.Gregorio@univr.it 045 802 7937

Manca Vincenzo

vincenzo.manca@univr.it 045 802 7981

Masini Andrea

andrea.masini@univr.it 045 802 7922

Merro Massimo

massimo.merro@univr.it 045 802 7992

Monti Francesca

francesca.monti@univr.it 045 802 7910

Morato Laura Maria

laura.morato@univr.it 045 802 7904

Murino Vittorio

vittorio.murino@univr.it 045 802 7996

Oliboni Barbara

barbara.oliboni@univr.it +39 045 802 7077

Orlandi Giandomenico

giandomenico.orlandi at univr.it 045 802 7986

Pica Angelo

angelo.pica@univr.it

Piccinini Nicola

piccinini@sci.univr.it +39 349 7461319

Posenato Roberto

roberto.posenato@univr.it +39 045 802 7967

Pravadelli Graziano

graziano.pravadelli@univr.it +39 045 802 7081

Quaglia Davide

davide.quaglia@univr.it +39 045 802 7811

Rossignoli Cecilia

cecilia.rossignoli@univr.it 045 802 8173
Giuseppe Scollo in Waddenzee 1987,  February 18, 2005

Scollo Giuseppe

giuseppe . scollo at univr . it 045 802 7940

Segala Roberto

roberto.segala@univr.it 045 802 7997

Spoto Nicola Fausto

fausto.spoto@univr.it +39 045 8027940

Study Plan

The Study Plan includes all modules, teaching and learning activities that each student will need to undertake during their time at the University. Please select your Study Plan based on your enrolment year.

Training offer to be defined

Legend | Type of training activity (TTA)

TAF (Type of Educational Activity) All courses and activities are classified into different types of educational activities, indicated by a letter.




SPlacements in companies, public or private institutions and professional associations

Teaching code

4S00052

Teacher

Franco Fummi

Credits

5

Language

Italian

Scientific Disciplinary Sector (SSD)

ING-INF/05 - INFORMATION PROCESSING SYSTEMS

Period

Third four-month term dal Apr 11, 2005 al Jun 10, 2005.

Learning outcomes

Il corso presenta le tecniche più innovative nel campo della progettazione automatica di sistemi digitali embedded. I concetti di base della progettazione di dispositivi digitali presentati nel corso di Architettura degli Elaboratori e, in parte, nel corso di Sistemi di Elaborazione dell'Informazione, vengono rapportati in questo corso al mondo reale della progettazione digitale Il flusso di progettazione proposto si basa sull'utilizzo di linguaggi per specifica dello hardware che permettono di effettuare verifica formale delle specifiche, sintesi automatica e gestione delle problematiche relative all'affidabilità. Di ogni tecnica presentata vengono descritti i fondamenti teorici e le applicazioni pratiche che vengono esemplificate con l'utilizzo dei più moderni strumenti di CAD. La teoria presentata nel corso verrà esemplificata attraverso la progettazione di un sistema embedded composto da HW, SW e dispositivi di rete che verrà implementato su board reali.

Program

* I linguaggi di descrizione dell'hardware:
o Sintassi e semantica del VHDL
o Simulazione VHDL temporale
o Simulazione integrata VHDL e C
* Sintesi automatica di dispositivi digitali:
o Sintesi dal livello strutturale
o VHDL per la sintesi
o Sintesi comportamentale
+ scheduling
+ allocation
o Progettazione platform-based
o La cosimulazione HW/SW
* L'affidabilità:
o Difetti / guasti / errori
o Generazione del collaudo combinatoria
o Generazione del collaudo sequenziale
o Sintesi per la collaudabilità
o Tolleranza ai guasti
o Built-in Self Test
* Verifica formale di Hw:
o Equivalence checking
o Property checking
o Strumenti per la verifica:
+ Diagrammi di decisione binaria (BDD)
+ Soddisfacibilità Booleana (SAT)
* Esperienze Industriali:
o La progettazione platform-based in STMicroelectronics

* Laboratorio:
o Compilazione/simulazione VHDL
o Simulazione VHDL con tempo
o Modellazione di FSM e FSMD con HDL Designer
o Sintesi automatica con Leonardo
o Cosimulazione HW/SW con Seamless
o Analisi e aumento della collaudabilità con dftadvisor
o La generazione del test con flextest
o Verifica formale con Cadence SMV

Reference texts
Author Title Publishing house Year ISBN Notes
Miron Abramovici, Melvin A.Breuer, Arthur D.Friedman Digital Systems Testing and Testable Design (Edizione 10) IEEE Press 1990 0780310624 Approfondimento
Gary D.Hachtel, Fabio Somenzi Logic Synthesis and Verification Algorithms (Edizione 1) Kluwer Academic Publishers 1996 0792397460 Approfondimento
Franco Fummi, Mariagiovanna Sami, Cristina Silvano Progettazione Digitale (Edizione 2) McGraw-Hill 2007 8838663521

Examination Methods

Le competenze teoriche vengono verificate con una prova scritta scomposta in due prove intermedie durante il corso che portano ad un voto compreso tra 16 e 30/30. Le attività di laboratorio mettono lo studente in grado di realizzare un progetto basato sull'implementazione di un dispositivo embedded HW/SW a partire da una specifica. Gli elaborati vengono di norma completati entro la fine del corso. La valutazione dell'elaborato porta ad un voto, compreso tra 1 e 4/30, che si somma al voto dello scritto.

Bibliography

Teaching materials

Type D and Type F activities

Training offer to be defined

Career prospects


Module/Programme news

News for students

There you will find information, resources and services useful during your time at the University (Student’s exam record, your study plan on ESSE3, Distance Learning courses, university email account, office forms, administrative procedures, etc.). You can log into MyUnivr with your GIA login details.

Further services

I servizi e le attività di orientamento sono pensati per fornire alle future matricole gli strumenti e le informazioni che consentano loro di compiere una scelta consapevole del corso di studi universitario.