Studiare
In questa sezione è possibile reperire le informazioni riguardanti l'organizzazione pratica del corso, lo svolgimento delle attività didattiche, le opportunità formative e i contatti utili durante tutto il percorso di studi, fino al conseguimento del titolo finale.
Piano Didattico
Queste informazioni sono destinate esclusivamente agli studenti e alle studentesse già iscritti a questo corso.Se sei un nuovo studente interessato all'immatricolazione, trovi le informazioni sul percorso di studi alla pagina del corso:
Laurea magistrale in Ingegneria e scienze informatiche - Immatricolazione dal 2025/2026Il piano didattico è l'elenco degli insegnamenti e delle altre attività formative che devono essere sostenute nel corso della propria carriera universitaria.
Selezionare il piano didattico in base all'anno accademico di iscrizione.
1° Anno
Insegnamenti | Crediti | TAF | SSD |
---|
2° Anno Attivato nell'A.A. 2010/2011
Insegnamenti | Crediti | TAF | SSD |
---|
Tre insegnamenti a scelta tra i seguenti
Insegnamenti | Crediti | TAF | SSD |
---|
Insegnamenti | Crediti | TAF | SSD |
---|
Tre insegnamenti a scelta tra i seguenti
Insegnamenti | Crediti | TAF | SSD |
---|
Legenda | Tipo Attività Formativa (TAF)
TAF (Tipologia Attività Formativa) Tutti gli insegnamenti e le attività sono classificate in diversi tipi di attività formativa, indicati da una lettera.
Software per sistemi embedded (2010/2011)
Codice insegnamento
4S02912
Docenti
Coordinatore
Crediti
6
Lingua di erogazione
Italiano
Settore Scientifico Disciplinare (SSD)
INF/01 - INFORMATICA
Periodo
I semestre dal 4 ott 2010 al 31 gen 2011.
Obiettivi formativi
Il corso presenta le principali tecniche algoritmiche alla base delle metodologie di progettazione automatica di sistemi embedded.
Si analizzano le piu' importanti strutture dati per rappresentare e ottimizzare descrizioni di sistemi digitali, e si descrivono gli algoritmi utilizzati per la sintesi, verifica e collaudo di sistemi embedded.
Programma
Rappresentazioni di funzioni logiche, logica a piu' valori, diagrammi di decisione binaria, reti a piu' livelli, ottimizzazione di reti logiche rispetto ad area, tempo e consumo energetico. Macchine a stati e circuiti sequenziali, ottimizzazione micro-architetturale.
Definizione dei difetti, caratterizzazione dei difetti, modellazione dei guasti, simulazione dei guasti, modellazione degli errori, simulazione degli errori. Generazione delle sequenze di collaudo per circuiti combinatori e per circuiti sequenziali, circuiti autocollaudanti, tolleranza ai guasti, circuiti di tolleranza ai guasti.
Copertura delle asserzioni, identificazione di asserzioni vacue, generazione automatica di checker.
Modalità d'esame
Prova scritta (ON/OFF) più elaborato relativo ad una delle tre tematiche.
Materiale e documenti
-
Calendario del corso (pdf, it, 30 KB, 10/31/10)
-
Presentazione del corso (pdf, it, 839 KB, 10/31/10)
-
Sintesi logica - Esercitazioni (pdf, it, 169 KB, 10/31/10)
-
Sintesi logica - Teoria (x-gzip, en, 1733 KB, 10/31/10)