Studiare
In questa sezione è possibile reperire le informazioni riguardanti l'organizzazione pratica del corso, lo svolgimento delle attività didattiche, le opportunità formative e i contatti utili durante tutto il percorso di studi, fino al conseguimento del titolo finale.
Piano Didattico
Queste informazioni sono destinate esclusivamente agli studenti e alle studentesse già iscritti a questo corso.Se sei un nuovo studente interessato all'immatricolazione, trovi le informazioni sul percorso di studi alla pagina del corso:
Laurea magistrale in Ingegneria e scienze informatiche - Immatricolazione dal 2025/2026Il piano didattico è l'elenco degli insegnamenti e delle altre attività formative che devono essere sostenute nel corso della propria carriera universitaria.
Selezionare il piano didattico in base all'anno accademico di iscrizione.
1° Anno
Insegnamenti | Crediti | TAF | SSD |
---|
2° Anno Attivato nell'A.A. 2018/2019
Insegnamenti | Crediti | TAF | SSD |
---|
Insegnamenti | Crediti | TAF | SSD |
---|
Insegnamenti | Crediti | TAF | SSD |
---|
Insegnamenti | Crediti | TAF | SSD |
---|
Due insegnamenti a scelta
Legenda | Tipo Attività Formativa (TAF)
TAF (Tipologia Attività Formativa) Tutti gli insegnamenti e le attività sono classificate in diversi tipi di attività formativa, indicati da una lettera.
Software per sistemi embedded (2018/2019)
Codice insegnamento
4S02912
Crediti
6
Lingua di erogazione
Italiano
Settore Scientifico Disciplinare (SSD)
INF/01 - INFORMATICA
L'insegnamento è organizzato come segue:
Laboratorio
Teoria
Obiettivi formativi
Il corso presenta le principali tecniche algoritmiche alla base delle metodologie di progettazione automatica di sistemi embedded.
Si analizzano le piu' importanti strutture dati per rappresentare e ottimizzare descrizioni di sistemi digitali, e si descrivono gli algoritmi utilizzati per la sintesi, verifica e collaudo di sistemi embedded.
Programma
Rappresentazioni di funzioni logiche, logica a piu' valori, diagrammi di decisione binaria, reti a piu' livelli, ottimizzazione di reti logiche rispetto ad area, tempo e consumo energetico. Macchine a stati e circuiti sequenziali, ottimizzazione micro-architetturale.
Definizione dei difetti, caratterizzazione dei difetti, modellazione dei guasti, simulazione dei guasti, modellazione degli errori, simulazione degli errori. Generazione delle sequenze di collaudo per circuiti combinatori e per circuiti sequenziali, circuiti autocollaudanti, tolleranza ai guasti, circuiti di tolleranza ai guasti.
Verifica dinamica basata su asserzioni. Tecniche per la valutazione della qualità delle asserzioni: copertura delle asserzioni, identificazione di asserzioni vacue. Tecniche per la generazione automatica di asserzioni.
Bibliografia
Attività | Autore | Titolo | Casa editrice | Anno | ISBN | Note |
---|---|---|---|---|---|---|
Laboratorio | Gary D.Hachtel, Fabio Somenzi | Logic Synthesis and Verification Algorithms (Edizione 1) | Kluwer Academic Publishers | 1996 | 0792397460 | |
Teoria | Gary D.Hachtel, Fabio Somenzi | Logic Synthesis and Verification Algorithms (Edizione 1) | Kluwer Academic Publishers | 1996 | 0792397460 |
Modalità d'esame
.L'esame consiste in:
- una prova scritta contenente domande ed esercizi;
- un elaborato relativo a una delle tre tematiche trattate nel corso da svolgere con la supervisione di uno dei tre docenti del corso a scelta dello studente.
Il voto finale sara' ottenuto dallo dalla seguente formula: 1/2 * voto scritto + 1/2 voto progetto.
Materiale e documenti
-
Calendario delle lezioni (it, 28 KB, 10/16/18)
-
Introduzione a Ariadne (en, 610 KB, 1/17/19)
-
I sistemi ciberfisici (articolo SIGDA P. Nuzzo) (en, 138 KB, 10/16/18)
-
Progetto Acquamondo (it, 214 KB, 1/17/19)
-
Sintesi Logica - Esercitazioni (it, 279 KB, 11/30/18)
-
Sintesi Logica - Laboratorio CUDD (en, 2803 KB, 1/4/19)
-
Sintesi Logica - Laboratorio Espresso (en, 1853 KB, 1/4/19)
-
Sintesi Logica - Laboratorio SIS (en, 14651 KB, 1/4/19)
-
Sintesi Logica - Presentazione CUDD (en, 427 KB, 1/4/19)
-
Sintesi Logica - Presentazione Espresso (en, 574 KB, 1/4/19)
-
Sintesi Logica - Presentazione SIS (en, 1478 KB, 1/4/19)
-
Sintesi Logica - Teoria (en, 1965 KB, 10/9/18)