Studiare
In questa sezione è possibile reperire le informazioni riguardanti l'organizzazione pratica del corso, lo svolgimento delle attività didattiche, le opportunità formative e i contatti utili durante tutto il percorso di studi, fino al conseguimento del titolo finale.
Calendario accademico
Il calendario accademico riporta le scadenze, gli adempimenti e i periodi rilevanti per la componente studentesca, personale docente e personale dell'Università. Sono inoltre indicate le festività e le chiusure ufficiali dell'Ateneo.
L’anno accademico inizia il 1° ottobre e termina il 30 settembre dell'anno successivo.
Calendario didattico
Il calendario didattico indica i periodi di svolgimento delle attività formative, di sessioni d'esami, di laurea e di chiusura per le festività.
| Periodo | Dal | Al |
|---|---|---|
| I semestre | 1-ott-2018 | 31-gen-2019 |
| II semestre | 4-mar-2019 | 14-giu-2019 |
| Sessione | Dal | Al |
|---|---|---|
| Sessione invernale d'esame | 1-feb-2019 | 28-feb-2019 |
| Sessione estiva d'esame | 17-giu-2019 | 31-lug-2019 |
| Sessione autunnale d'esame | 2-set-2019 | 30-set-2019 |
| Sessione | Dal | Al |
|---|---|---|
| Sessione Estiva | 17-lug-2019 | 17-lug-2019 |
| Sessione Autunnale | 20-nov-2019 | 20-nov-2019 |
| Sessione Invernale | 17-mar-2020 | 17-mar-2020 |
| Periodo | Dal | Al |
|---|---|---|
| Sospensione attività didattica | 2-nov-2018 | 3-nov-2018 |
| Vacanze di Natale | 24-dic-2018 | 6-gen-2019 |
| Vacanze di Pasqua | 19-apr-2019 | 28-apr-2019 |
| Festa del Santo Patrono | 21-mag-2019 | 21-mag-2019 |
| Vacanze estive | 5-ago-2019 | 18-ago-2019 |
Calendario esami
Gli appelli d'esame sono gestiti dalla Unità Operativa Segreteria Corsi di Studio Scienze e Ingegneria.
Per consultazione e iscrizione agli appelli d'esame visita il sistema ESSE3.
Per problemi inerenti allo smarrimento della password di accesso ai servizi on-line si prega di rivolgersi al supporto informatico della Scuola o al servizio recupero credenziali
Per dubbi o domande leggi le risposte alle domande più frequenti F.A.Q. Iscrizione Esami
Docenti
045 802 7823
mariacaterina.baruffi@univr.it
maurizio.boscaini@univr.it
rossana.capuani@univr.it
vittoria.cozza@univr.it
chiara.nardon@univr.it
claudio.tomazzoli@univr.it
Piano Didattico
Il piano didattico è l'elenco degli insegnamenti e delle altre attività formative che devono essere sostenute nel corso della propria carriera universitaria.
Selezionare il piano didattico in base all'anno accademico di iscrizione.
| Insegnamenti | Crediti | TAF | SSD |
|---|
| Insegnamenti | Crediti | TAF | SSD |
|---|
| Insegnamenti | Crediti | TAF | SSD |
|---|
1° Anno
| Insegnamenti | Crediti | TAF | SSD |
|---|
2° Anno Attivato nell'A.A. 2019/2020
| Insegnamenti | Crediti | TAF | SSD |
|---|
3° Anno Attivato nell'A.A. 2020/2021
| Insegnamenti | Crediti | TAF | SSD |
|---|
Legenda | Tipo Attività Formativa (TAF)
TAF (Tipologia Attività Formativa) Tutti gli insegnamenti e le attività sono classificate in diversi tipi di attività formativa, indicati da una lettera.
Tipologia di Attività formativa D e F
Insegnamenti non ancora inseriti
Progettazione di componenti hardware su FPGA (2020/2021)
Codice insegnamento
4S010209
Docente
Coordinatore
Crediti
3
Offerto anche nei corsi:
- Progettazione di componenti hardware su FPGA del corso Laurea in Informatica
- Progettazione di componenti hardware su FPGA del corso Laurea magistrale in Ingegneria e scienze informatiche
- Progettazione di componenti hardware su FPGA del corso Laurea magistrale in Medical bioinformatics
- Progettazione di componenti hardware su FPGA del corso Laurea magistrale in Computer Engineering for Robotics and Smart Industry
Lingua di erogazione
Italiano
Settore Scientifico Disciplinare (SSD)
NN - -
Periodo
II semestre dal 1-mar-2021 al 11-giu-2021.
Obiettivi formativi
Il corso si pone l'obiettivo di fornire i principi per la realizzazione
di sistemi hardware dedicati. In particolare, la specifica mediante
il linguaggio Verilog, e la prototipizzazione su FPGA.
Programma
- Breve storia dell'Electronic Design Automation.
- Introduzione ai linguaggi di descrizione dell'hardware.
- Introduzione al Verilog.
- Sintesi automatica di componenti HW.
- Prototipizzazione su FPGA.
Modalità d'esame
L'esame consiste in un progetto da svolgere in gruppo o individualmente.
Per l'organizzazione dell'esame contattare:
- Michele Lora <michele.lora@univr.it>
- Stefano Spellini <stefano.spellini@univr.it>
Prospettive
Avvisi degli insegnamenti e del corso di studio
Per la comunità studentesca
Se sei già iscritta/o a un corso di studio, puoi consultare tutti gli avvisi relativi al tuo corso di studi nella tua area riservata MyUnivr.
In questo portale potrai visualizzare informazioni, risorse e servizi utili che riguardano la tua carriera universitaria (libretto online, gestione della carriera Esse3, corsi e-learning, email istituzionale, modulistica di segreteria, procedure amministrative, ecc.).
Entra in MyUnivr con le tue credenziali GIA: solo così potrai ricevere notifica di tutti gli avvisi dei tuoi docenti e della tua segreteria via mail e a breve anche tramite l'app Univr.
Prova Finale
Alla prova finale sono riservati 3 crediti. L'esame di laurea consiste in un colloquio che può essere basato su un breve elaborato scritto, un esame orale, o un esame scritto. La forma e i contenuti dell'esame vengono concordati tra lo studente e il docente referente (relatore), il quale sarà anche membro della Commissione d'esame. Il colloquio può riguardare approfondimenti di argomenti non trattati durante la normale attività didattica, oppure può mettere in luce problematiche e metodologie affrontate durante un'attività di tirocinio. Su proposta del relatore la prova finale/elaborato può essere compilata e discussa in lingua straniera.
Il punteggio finale di Laurea è stabilito da una apposita Commissione di Laurea secondo le modalità indicate nel Regolamento di Ateneo, che esprime un giudizio finale in centodecimi con eventuale lode.
Il relatore dell'esame di laurea potrà essere un qualunque docente strutturato dell'Ateneo che soddisfa almeno uno dei seguenti requisiti: componente del Collegio Didattico del corso di laurea, oppure componente del Dipartimento di Informatica, oppure che insegna in un SSD presente nel piano del corso di laurea.
Il punteggio minimo per il superamento dell'esame finale è di 66/110. II voto di ammissione è determinato rapportando la media pesata sui CFU degli esami di profitto a 110 e successivamente arrotondando il risultato all'intero più vicino. A parità di distanza, si arrotonda all'intero superiore. Per media degli esami di profitto si intende la media ponderata sui crediti. E' previsto un incremento al massimo di 8/110 rispetto al voto di ammissione, di cui 4 punti riservati alla valutazione dell'esame di laurea da parte della commissione di esame composta da due docenti e 4 punti riservati alla valutazione del curriculum della/o studentessa/studente. La valutazione del curriculum avviene attraverso un calcolo basato sul seguente schema (che tiene conto in maniera positiva di eventuali lodi e periodi Erasmus ed in maniera negativa di eventuali anni fuori corso): se in corso: 3,5 + 0,2 * numero lodi; se fuori corso: 3,5 –0,5 * numero anni fuori corso + 0,1 * numero lodi; 1 punto ogni 3 mesi di Erasmus effettuato.
L'attribuzione della lode, nel caso di un incremento che porti ad una votazione che raggiunga o superi 110/110, è a discrezione della Commissione di Laurea nonché attribuita se il parere dei membri della commissione è unanime.
Elenco delle proposte di tesi e stage
| Stage | Area di ricerca |
|---|---|
| Correlated mutations | Argomenti vari |
Modalità di frequenza
Come riportato nel Regolamento Didattico per l'A.A. 2022/2023, la frequenza al corso di studio non è obbligatoria.
Per le modalità di erogazione della didattica, si rimanda alle informazioni in costante aggiornamento dell'Unità di Crisi.
